This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-186217

Slnt. Cl. 5

識別記号

广内整理番号

43公開 平成4年(1992)7月3日

G 02 F 1/133 5 6 0 5 5 0

7634-2K 7634-2K

G 09 G 3/36

審査請求 未請求 請求項の数 2 (全5頁)

60発明の名称

強誘電液晶パネルのインタレース駆動方法

创特 願 平2-314242

願 平2(1990)11月21日 @出

@発 者

8

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

キャノン株式会社 の出 願 人

東京都大田区下丸子3丁目30番2号

哲也 理 弁理士 伊東 外1名 THEN.

1、発明の名称

強誘電液晶パネルのインタレース駆動方法

2. 特許請求の範囲

(1) 強誘電液晶パネルをインタレースモードに より駆動する際、抜パネルの各ピクセルを非表示 フィールド期間中にリセットすることを特徴とす る強誘電液晶パネルの駆動方法。

(2) 前記各ピクセルを非表示フィールド期間の 全期間にわたってリセットすることを特徴とする 特許請求の範囲第1項記載の強誘電液晶パネルの 駆動方法。

3.発明の詳細な説明

[産業上の利用分野]

本発明はアクティグマトリックス型強誘電液晶 パネルをNTSC·HD等のインタレースモード で駆動する際の駆動方法に関するものである。

[従来技術]

従来、この種の液晶パネル駆動方法はUSP 4,840,462 (Philips)に示されるように、リセット とライト(春込み)信号を水平周期期間内に時分 割して挿入するという方法を採っていた。第3図 は、このような従来の駆動方法を実行するための 駆動系を示し、第4図は、第3図の駆動系におけ る各借号のタイミングを示す。第3図において、 1 はアクティグマトリックス型の強誘電液晶パネ ル(以下、FLCパネルという)、2はXドライ バ、3はYドライバ、4はタイミングコントロー ラ、 5 はリセット/ライト切換回路、 6 はゲート イン、7は信号ライン、8はFLCピクセル (画素) 9 はTFT(薄膜トランジスタ)であ る。第3図の駆動系は、水平周期の前半でリセッ トを行ない、後半でライトを行なうというもので あった。さらに各ピクセル8のリセット信号11 印加とライト信号10印加との期間を数水平周期 分(第4図の例では4周期分)すらすことによ り、リセット信号11の印加中と印加後ライト

[発明が解決しようとする課題]

しかしながら、上記従来例ではリセット電圧 (マイナス) 印加期間に対してライト電圧(ブラス) 印加期間がはるかに長いため、時間平均的には各FLCピクセル8に掛かっている電圧はブラス側に片寄っている。このため、第5図に示すように、FLCピクセル8のFLC層16内では該層内に存在する不純物イオン14が泳動して上下

における両電極への不純物イオンの響積をもり セットすることができる。このため、不純物イ オンによるライト動作への妨害を無くし、良好な F L C パネルの駆動が行なうことができる。

[実施例]

17 .

第1図および第2図は、本発明の一実施例に掛かるFLCパネル駆動系のブロック図および新ののカロック図および新のカロック図がある。第1図の駆動系は、第3図のYドライバ3をYodd ドライバ3ー1とYevenドライバ3ー2とに分離してとかった。第1図の駆動するようにしたものである。すなわち、第1図の駆動系において、FLCパンスを独立して駆動するようにしたものである。すなわち、第1図の駆動系において、FLCパンス・ファクセル8は、TFT9、Xドライバス・ソodd ドライバ3ー1 およびYevenドライバ3ー2によりインタレースモードのアクティグマトリックス駆動をなされる。Yodd ドライバ3ー1 は奇数(odd) ゲートライン群6-1の各ゲートを

両電極15、17上に蓄積し、これによる内部電 界がFLCの拳動(特にライト動作)を妨げると いう欠点を有していた。

本発明は、上述した従来例における問題点に鑑みてなされたもので、特に、FLCパネルをインタレースモードで駆動する際に、不鈍物イオンによるライト動作への妨害を無くしてFLCパネルを良好に駆動できる駆動方法を提供することを目的としている。

[課題を解決するための手段]

前記目的を達成するため、本発明では、FLC パネルをインタレースモードで駆動することを前 提に、その際の非表示フィールド期間をリセット に利用することを特徴としている。

[作用]

本発明によれば、FLCパネルをインタレース モードで駆動する際、非表示フィールド期間をリ セットに利用することにより、各FLCピクセル

駆動し、 Y evenドライバ 3 - 2 は、 偶数 (even) ゲートライン群 6 - 2 の各ゲートを駆動する。 信号ライン群 7 には、 X ドライバ 2 およびり セット / ライト 切換回路 5 により、 1 / 2 水平周期 年 でマイナス極性のリセット信号 (マイナス) と プラス極性のライト信号が交互に印加される (第 2 図巻照)。 ここで、 各 ライト 信号は、 ビデオ 信号を各国素に対応するタイミングでサンブリングした 信号を 1 水平ライン分ホールドした 春込信号であ

まず、ビデオ信号における奇数フィールド時には、第2図Aに示すように、Yodd ドライバスコー1によるゲートバルス印加のタイミングを1インの名が一トバルスのおけっての名ピクセルにはライトの名ピクセルにはカインの名ピクスからって表示が行った。これにはティト電圧13が加わって表示が行った。これにはティト電圧13が加わって表示が行る方がにはありません。これにはティト電圧13が加わって表示が行る方はではありません。これにはティト電圧13が加わって表示が行る方は、12回答数はありません。

れ、個数ゲートライン6-2上ピクセルにはりせ ット電圧12が加わってリセット動作がなされる (第2図B参照)。また、ビデオ信号における偏 数フィールド時には、同様に、奇数フィールド時 とは逆の信号が奇数と偶数それぞれのゲートライ ン上ピクセルに印加することにより、奇数ゲート ライン 6-1上ピクセルにはリセット電圧が該フ ィールド期間中加わり続けてリセット動作が行な われ、偶数ゲートライン6-2上ピクセルにはラ イト電圧が加わり続けて、表示がなされる(第2 図B参照)。したがって、各FLCピクセルへの 印加電圧はその時間平均がほぼプラス・マイナス されて相殺されるか、または若干マイナス側に片 寄るようになる(リセット電圧はその絶対値がラ イト質圧の最大値とほぼ等しく設定するのが好ま しいため)。これにより、不執物イオンが常に前 述したライト動作妨害と逆の側に引き戻される。 つまり、FLCのみでなく不範物イオンもりセッ トがなされることになるため、次のライト動作が

第5図は、FLCピクセル断面の模式図である。

良好に行なわれ、ライト電圧に忠実な表示が可能

1 : F L C パネル

2 : X ドライバ

rj •

3 : Y F ライバ

3 - 1 : Y odd ドライバ

3 - 2 : Y even ドライバ

4:タイミングコントローラ

5 : リセット/ライト 切換回路

6:ゲートライン

6 - 1 : odd ゲートライン

6 - 2 : evenゲートライン

7:信号ライン

8:FLCピクセル

9 : T F T

10:9イト信号

11:リセット信号

12:リセット電圧波形

13: ライト 電圧波形

となる。

[発明の効果]

以上説明したように、本発明によると、FLC
パネルをNTSC・HDなどのインタレースモードにより駆動する際、非表示フィールド期間をリセットに利用することにより、十分長いリセット期間が得られるため、FLC層中の不純物イオンをもリセットすることが可能となり、良好なライト動作ができる効果がある。

4. 図面の簡単な説明

第1図は、本発明の一実施例に係るFLCバネル駆動系のブロック図、

第 2 図は、第 1 図の駆動系における各信号のタイミングチャート、

第3図は、従来のFLCパネル駆動系のブロック図。


第 4 図は、第 3 図の駆動系のタイミングチャート、そして

14: 不純物イオン


15,17:電板


1 6 : F L C 個

特 許 出 顕 人 キャノン株式会社 代理人 弁理士 伊 東 哲 也 代理人 弁理士 伊 東 歴 雄




第一、図






第 3 図



第 5 図





JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04186217 A

(43) Date of publication of application: 03.07.92

(51) Int. CI

G02F 1/133 G02F 1/133

G09G 3/36

(21) Application number: 02314242

(71) Applicant

CANON INC

(22) Date of filing: 21.11.90

(72) Inventor:

KUREMATSU KATSUMI

(54) INTERLACE DRIVING METHOD FOR HIGHLY DIELECTRIC LIQUID CRYSTAL PANEL

(57) Abstract:

PURPOSE: To obtain an excellent light actuation in the case of driving a highly dielectric liquid crystal panel in an interlace mode by resetting respective pixels on the panel during a non-display field period.

CONSTITUTION: On respective piccels 8 on FLC panel 1, active matrix driving in an interlace mode is carried out by means of TFT 9, X driver 2, Yodd driver 3-1 and Yeven driver 3-2. The Yodd driver 3-1 drives respective gates in an odd gate line group 6-1, and the Yeven driver 3-2 drives respective gates in an even gate line group 6-2. A reset signal having minus polarity and a light signal having plus polarity are impressed alternately upon a signal line group 7 with every horizontal period by means of the X driver 2 and a reset/light switching circuit 5. Thereby, an excellent light actuation can be obtained.

COPYRIGHT: (C)1982,JPO&Japio

